Ayar Labs nomme un nouveau PDG, reconnu comme pionnier de la technologie photonique

Ayar Labs a récemment annoncé la nomination de Mark Wade, co-fondateur et directeur technique de la société, au poste de nouveau PDG. Il succédera à Charles Wuischpard, qui continuera à exercer ses fonctions de consultant dans les semaines à venir et quittera l'entreprise à la mi-janvier de l'année prochaine.
Mark Wade est reconnu comme un pionnier de la technologie photonique. Avant de fonder Ayar Labs, Mark Wade a dirigé une équipe qui a conçu l'optique du premier processeur au monde à utiliser la lumière pour la communication. En 2015, ils ont publié un article dans Nature sur la lumière au silicium, démontrant le premier prototype au monde de transfert de données entrantes et sortantes. à une puce via la lumière.
Mark Wade et ses cofondateurs ont inventé cette technologie révolutionnaire au MIT et à l'UC Berkeley de 2010 à 2015, et ont fondé Ayar Labs, Inc.
Il a lui-même obtenu un doctorat en génie électrique de l'Université du Colorado à Boulder, où il était membre du laboratoire des systèmes nanophotoniques. Il a obtenu son baccalauréat en physique et en génie électrique de la Louisiana Tech University en 2010 et sa maîtrise en génie électrique de l'université du Colorado en 2013. Il est également membre de la National Science Foundation en 2011.
Commentant cette nomination, Mark Wade a déclaré : « L'élan prend de l'ampleur dans l'ensemble du secteur à mesure qu'il devient de plus en plus clair que les E/S optiques permettent à l'informatique IA à grande échelle et à d'autres charges de travail gourmandes en données de fonctionner avec une bande passante, une efficacité énergétique et une latence qui n'est pas possible grâce aux technologies d'interconnexion basées sur l'électricité. « J'ai hâte de guider notre équipe exceptionnelle pour capitaliser sur cette opportunité afin de permettre à nos clients de réaliser tout le potentiel des E/S optiques intégrées et d'aider l'entreprise à accélérer sa prochaine phase de croissance.
Positionnement d'investissement
Ayar Labs continue de se positionner comme un acteur sur le marché croissant des E/S optiques intégrées.
En 2022, Ayar Labs a obtenu un financement supplémentaire de 130 millions de dollars. Le financement a été dirigé par Boardman Bay Capital Management, avec des investissements stratégiques de Hewlett Packard Enterprise (HPE) et NVIDIA.
« Grâce aux investissements stratégiques de NVIDIA, HP Pathfinder, Intel Capital et plusieurs autres sociétés, Ayar Labs est étroitement associé à l'écosystème commercial et est prêt à évoluer pour répondre aux opportunités à grand volume que nous voyons dans les E/S optiques intégrées. 2023 C'est une année impressionnante pour l'entreprise, et j'attends avec impatience ce que Mark Wade et l'équipe nous réservent pour 2024 et au-delà. » a déclaré Will Graves, directeur des investissements de Boardman Bay Capital Management, qui a dirigé le cycle d'Ayar Labs.
Axé sur l'innovation
Ayar Labs travaille toujours sur de nouvelles innovations photoniques. Plus tôt cette année, la société a présenté une solution optique à 4 Tbit/s qui transmet des données à 2 Tbit/s d'une puce d'E/S optique TeraPHY™ vers l'autre direction, pilotée par la source de lumière SuperNova™ d'Ayar Labs.
L'entreprise peut réaliser ce transfert de données avec une très faible latence (5 ns + TOF par puce) et moins de 5 pJ/bit (10 W), un niveau élevé d'efficacité énergétique qui offre la densité de puissance et les performances par watt requises pour les charges de travail gourmandes en données. tels que l'IA générative, l'apprentissage automatique, etc., tout en prenant également en charge de nouvelles architectures informatiques et de mémoire désagrégées.
Au cours de la dernière année, Ayar Labs a fait de grands progrès grâce à sa clientèle croissante et à ses nouveaux produits. La société a récemment présenté sa solution d'E/S optiques intégrée à la technologie FPGA Agilex™ d'Intel. Ce nouveau FPGA optique promet d'augmenter la bande passante industrielle existante d'un facteur 5, de réduire la consommation d'énergie d'un facteur 5 et de réduire la latence d'un facteur 20, le tout regroupé dans un facteur de forme de carte PCIe commun.